LIFE

Cadence與晶片中心合作AI驗證平台 三管齊下助產業
  • 字級
Cadence與晶片中心合作AI驗證平台 三管齊下助產業

匯流新聞網記者黃有容 / 台北報導

全球電子設計廠商益華電腦(Cadence Design Systems, Inc.)與國家實驗研究院晶片系統設計中心(晶片中心)共同宣佈將強化合作關係,透過提供設計驗證加速模擬平台、建置的SoC設計及驗證環境,以及合作驗證培育課程,三管齊下協助AI產業培育人才及發展。

Cadence與晶片中心的合作平台將建構在Cadence Palladium硬體加速及系統化的驗證方法,可大幅縮短晶片系統驗證時間,加速晶片設計開發流程,同時提升軟、硬體整合品質。

同時為確保學界更順暢地進行晶片開發,雙方將合作建置AI晶片的設計驗證環境,導入形式驗證平台,包括晶片模擬、擬真、除錯與驗證,強化驗證功能的正確和完整性,並可提高晶片的成功率。

此外,為了及早培育校園AI種子,雙方的合作中也將針對晶片驗證領域,規劃軟硬體等驗證課程,奠定扎實的晶片開發基礎。

國研院晶片中心副主任王建鎮表示,本次Cadence提供的設計驗證加速平台相當重要,有助於晶片中心建構完整的AI SoC設計及驗證能量,將可提升國內AI晶片設計技術。

Cadence副總裁暨系統與驗證部門總經理Paul Cunningham指出,隨著人工智慧技術與市場快速成長,以更有效的設計和驗證方法開發先進SoC越來越重要,而Palladium硬體加速模擬平台等技術正可提供幫助。

Cadence台灣區總經理宋栢安表示,Cadence在台灣已深耕超過30年,有幸參與並見證了台灣建立傲視全球的半導體產業實力,並已與晶片中心建立了超過20年的深厚合作關係。未來也將持續投入相關資源,為台灣IC設計業提供可提升IC設計能力的活水。

Cadence也計畫透過「Cadence學術網路計畫」,針對晶片設計領域技術提供系統化、開放性的線上培育課程,讓系統晶片的驗證、設計與實現工具能夠更廣泛地應用在學術研究。

國研院表示,未來參與科技部AI計畫的研發團隊,及與晶片中心合作的學術單位,都可以申請使用此驗證平台環境,滿足新一代AI晶片的設計需求。

【匯流筆陣】
CNEWS歡迎各界投書,來稿請寄至cnewscom2016@gmail.com,並請附上真實姓名、聯絡方式與職業身份簡介。
CNEWS匯流新聞網:https://cnews.com.tw

新聞照來源:國家實驗研究院

【文章轉載請註明出處】